

"Se você realmente quer aprender, você deve montar a máquina e se acostumar com seus detalhes na prática" (Wilbur Wright).


Caminho de dados com pipeline

Paulo Ricardo Lisboa de Almeida





Recapitulando...




Recapitulando...

Nunca voltamos no tempo.

Estágios vão da esquerda para a direita, exceto: **WB**, que grava o resultado no registrador.

A escrita do novo valor de PC.

Isso não viola os princípios do pipeline.
Basta ver que apesar de alguns componentes desses estágios estarem antes no pipeline, eles são utilizados em estágios posteriores.




Considere o programa:

lw x18,100(x0)


lw x19,200(x0)

 $1w \times 20,300(x0)$




IF: Instruction fetch ID: Instruction decode/ EX: Execute/ MEM: Memory access WB: Write back register file read address calculation PC é enviado no primeiro estágio, de onde vai sair a Considere o programa: primeira instrução - $1w \times 18, 100(\times 0)$. $lw x18,100(x0) \leftarrow Estágio IF$ 4lw x19,200(x0) $1w \times 20,300(x0)$ ADD Sum Read register 1 data 1 reaister 2 Address Instruction Registers Read Data Instruction data 2 memory Write Write

lw x18,100(x0) é enviado para o estágio ID, para ler os registradores..



lw x18,100(x0) é enviado para o estágio ID, para ler os registradores..



Problema: no estágio ID, desejamos a instrução que havia sido carregada no ciclo de clock anterior $1 w \times 18,100(x0)$ Mas agora só temos o sinal da instrução atual em IF.

O problema se repete nos demais estágios, conforme as instruções "caminham" no pipeline.

Como resolver?


No próximo ciclo de clock, o próximo estágio espera continuar o trabalho do estágio anterior.


O trabalho foi feito no ciclo de clock anterior.

Necessário **salvar** o trabalho do estágio anterior.

Registradores de pipeline.

Salvar toda a informação que é pertinente para o próximo estágio do pipeline no próximo ciclo de clock.






Os registradores que separam o estágio i do estágio j, são chamados registradores i/j.

Exemplo: registradores IF/ID.


Os registradores **IF/ID** precisam armazenar pelo menos 64 bits (32 do PC+4, e 32 da instrução).



Os registradores que separam o estágio *i* do estágio *j*, são chamados registradores *i/j*.

Exemplo: registradores IF/ID.

Os registradores **IF/ID** precisam armazenar pelo menos 64 bits (32 do PC+4, e 32 da instrução)





Exemplo


Fluxo de uma instrução 1w no pipeline.


Considere que:


- Quando a área sombreada dos registradores é a esquerda, os registradores estão sendo escritos.
- Quando a área sombreada dos registradores é a direita, os registradores estão sendo lidos.













Temos um **bug**. Você consegue identificar?



Necessário salvar o endereço do registrador de escrita até o estágio WB. Estamos escrevendo no registrador endereçado pela instrução que se encontra no estágio ID, e não pela instrução do estágio WB.




Necessário salvar o endereço do registrador de escrita até o estágio WB. Estamos escrevendo no registrador endereçado pela instrução que se encontra no estágio ID, e não pela instrução do estágio WB.


lw Write-back

Faça você mesmo.

Corrija o bug, e mostre os tamanhos em bits dos registradores de pipeline após a correção.



Correção do Bug





Outro exemplo - sw


Fluxo de uma instrução sw no pipeline.

Os primeiros estágios do sw são os mesmos do lw.









O que a instrução sw faz no estágio write-back?

O que a instrução sw faz no estágio write-back?

Podemos pular um estágio no pipeline?

No estágio WB, a instrução sw não realiza trabalho algum.

Mas não podemos "pular estágios".

O estágio anterior pode ainda não ter terminado o seu trabalho.

Faça você mesmo

```
IM Reg ALU Regi
```


```
Considere as instruções:
```

```
lw x10,40(x1)
sub x11,x2,x3
add x12,x3,x4
lw x13,48(x1)
add x14,x5,x6
```

Faça um diagrama de múltiplos ciclos de clock para essas instruções (veja o exemplo para o lw). Em cada componente do diagrama, pinte-o de acordo com o exemplo para indicar que a unidade está sendo utilizada naquele estágio (ou deixe sem pintar caso não seja usada).

lw x10, 40(x1)

Faça você mesmo




Controle

Os sinais de controle são (por enquanto) os mesmos que na máquina de ciclo único.

O sinal pode ser definido já no estágio ID.

Podemos simplesmente ligar os sinais na CPU? Problemas?





Controle

Diferentes sinais são utilizados em diferentes estágios do pipeline.

Devemos salvar esses sinais.

Registradores de Pipeline.






Um pouco mais de microprograma

A unidade de controle pode ser **hardwired**, como visto na aula sobre a CPU monociclo.


Ou podemos criar uma "mini CPU" dentro da CPU, que vai gerar as saídas de controle.



Unidade de RegWrite Controle. ALUOp1 ALU0_D0 RegDst Memória de Controle MemRead MemWrite MemToReg ALUSrc Estado Adder Seleção de Endereço Opcode

Podemos criar uma versão do assembly para a unidade de controle com microcódigo.

Cada instrução é chamada de microinstrução.



Podemos criar uma versão do assembly para a unidade de controle com microcódigo.

Cada instrução é chamada de microinstrução.


Microinstrução 00110010LW2

Um bit para cada sinal de controle.


Bits para condição de desvio (no exemplo, se o opcode for LW, desviar).

Endereço de desvio.


Exemplo de microprograma.



Exemplo de microprograma.



Exemplo de microprograma.



Atenção: essa é uma ideia muito simplificada do princípio de um microcódigo.

Servem para você vislumbrar como as coisas podem ser feitas.

Complexidades estão ocultas.

Microcódigo faz mais sentido em CPUs multiciclo, ou em trechos multiciclo de CPUs.

A instrução usa os mesmos blocos funcionais em um "loop" até terminar.

Ex.: primeiro usa a ALU para calcular o resultado, depois usa para calcular PC+4.

Veja mais detalhes em:

Patterson, Hennessy. Computer Organization and Design RISC-V Edition. 2020.

Stallings, W. Organização de Arquitetura de Computadores. 10a Ed. 2016.

Uma unidade de controle microprogramada é:

- + Mais flexível do que uma unidade hardwired.
- + Mais simples do que hardwired.
- + Pode ser atualizada.

Uma unidade de controle microprogramada é:

- + Mais flexível do que uma unidade hardwired.
- + Mais simples do que hardwired.
- + Pode ser atualizada.
- Podem ser mais lentas e complexas do que o controle Hardwired.

Uma unidade de controle microprogramada é:

- + Mais flexível do que uma unidade hardwired.
- + Mais simples do que hardwired.
- + Pode ser atualizada.
- Podem ser mais lentas e complexas do que o controle Hardwired.

Muitos processadores, como o seu x86-64, usam uma combinação de controle hardwired e microprogramado. Hardwired para instruções simples, e microprogramado para instruções complexas.

Armazenamento

O microcódigo geralmente é armazenado em uma memória ROM, ou criado em um Arranjo Lógico Programável.

Algumas CPUs podem ainda usar memórias SRAM ou Flash.

Possibilitar a atualização do microprograma.


Seu x86-64 por exemplo, possibilita que uma versão atualizada do microcódigo seja carregada na sequência de boot pelo Sistema Operacional.

www.kernel.org/doc/html/latest/x86/microcode.html

Exemplo

Estrutura de um Intel i7.

Microcódigo para "decifrar" instruções complexas.




Exercícios

- 1. Adicione a unidade de controle e ligue os sinais. Estenda os registradores de pipeline onde for necessário (Resposta no livro base da disciplina).
- 2. Considere os registradores de pipeline do exercício anterior, agora com os sinais de controle. Qual o tamanho de cada um dos registradores de pipeline (IF/ID, ID/EX, ...)?

Referências

Patterson, Hennessy.
Computer Organization and
Design RISC-V Edition: The
Hardware Software
Interface. 2020.



Patterson, Hennessy. Computer Organization and Design MIPS Edition: The Hardware/Software Interface. 2020.



Stallings, W. Organização de Arquitetura de Computadores. 10a Ed. 2016.



Hennessy, Patterson. Arquitetura de Computadores: uma abordagem quantitativa. 2019.



Licença

Esta obra está licenciada com uma Licença Creative Commons Atribuição 4.0 Internacional.